• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1991008632A1
    申请号:PCT/JP1990/001556
    申请日:1990-11-29
    公开日:1991-06-13
    发明作者:Yumiko Kato；Satoshi Kakuma；Yasuhiro Aso；Yoshihiro Uchida；Hiroshi Miyake
    申请人:Fujitsu Limited；
    IPC主号:H04L49-00
    专利说明:
    [0001] 明 細 書 発 明 の 名 称
    [0002] A T M ス ィ ツ チ二重化系 の切換方式 技 術 分 野
    [0003] 本発明は、 A TMスィ ツチが二重化された交換シ ステムにおける系の切換方式に閔する。 背 景 技 術
    [0004] 従来の S T M (Synchronized Transfer Mode) 網 とは異なり、 A TM (Asynchronized Transfer Mod e ) 網では、 セル （Cell) と呼ばれる一定長の情報 要素に伝送すべき情報を入れて交換 · 伝送する。 セ ルは第 1図に示すよう にバーチャルチャネル （ Vi rt ual Channel)を識別するヘッダ （Header) と、 実際 の情報が入れられるィ ンフ オ メ 一シ ョ ン（Informati on) から構成されている。
    [0005] A T Mスィ ッチでは、 ヘッダの内容によりスイ ツ チ内のルーティ ング （Routing)を行うため、 ルー ト によりセルの伝達時間が異なる。 また、 二重化され た A T Mス ィ ツチ内でも内部状態により同じルー ト を設定してもセルの伝達時間が異なる。
    [0006] 第 2図は従来の二重化系のシステム構成図である。 伝送路 1からの A T Mデータは、 伝送路ィ ンターフ ヱイ ス 2に入る。 そして、 伝送路ィ ンタ一フヱイ ス 2は二重化された A T Mスィ ッチ 3 , 4に対して同 じょうに信号を分配して出力する。 二重化された A TMスィ ッチ 3 , 4内では、 両系で同じルーティ ン グが行われる。
    [0007] 出力側の伝送路ィ ンタ一フユイ ス 5は各 ATMス イ ッチ 3 , 4のうちアクティブ状態にある ATMス ィ ツチからのセルを受取り、 伝送路 6に送出する。 第 3図は ATMスィ ッチ （ n X mク ロススィ ッチ） の構成例である。 同図において、 ATMスィ ツチは n本の入力ハイ ウェイのいずれかから入力されるセ ルを m本の出力ハイ ゥヱイのいずれかに出力するた めのものである。
    [0008] 第 3図において、 ATMスィ ッチは各入力ハイ ゥ エイ と出力ハイ ウェイの交点にそれぞれ設けられる ノ、ッファ 7 と、 多重化部 8、 および各出力ハイ ゥュ ィに対応するハイ ウェイの源 9から成っている。 ノヽ ィ ウェイ の源 9はそのチャネルにデータがあるか否 かを示す表示ビッ トを出力するものであり、 各多重 化部 8は空のチャネルを捕まえてスィ ツチしたいセ ルを揷入していく。
    [0009] 第 4図は ATMスィ ツチが多段接続された二重化 系の従来例である。 同図において ATMスィ ツチ (ク ロススィ ツチ） が 3段接続されており、 両側の 多段接続スィ ツチからの出力が系選択部によって選 択されて伝送路に出力される。
    [0010] しかしながら、 第 2図の A T Mスィ ッチを用いた 二重化システムでは、 それぞれの A T Mスィ ツチ 3 4 において同じルー トを設定してもセルの伝達時間 が異なるため、 受信側伝送路ィ ンターフヱイ ス 5で セルの選択により系切換えを行う と、 セルの欠落や 重複が発生し、 呼処理に影響なく系の切換えができ ないという不具合がある。
    [0011] また第 3図で説明したように、 A T Mスィ ツチ内 部には競合制御を行うためのバッファ 7が備えられ ており、 例えば保守の際に一方の系の電源を切って 保守終了後再度電源を投入した場合には、 動作し続 けていた他方の系とスィ ツチ内部のバッファのデー タ蓄積状態に相違があるために、 そのまま系を切換 えるとセルの脱落、 重複、 追い越し等が発生すると いう問題点があつた。 発 明 の 開 示
    [0012] 本発明は上記従来の問題点に鑑み、 セルの欠落や 重複等がないように、 正確に A T Mスィ ツチの切換 を行う ことができる A T Mスィ ツチ二重化系の切換 方式を提供することを目的とする。
    [0013] 第 5図は第 1 の系切換方式の機能プロ ック図であ る。 同図は A T Mセルに対して系がアクティブかス タンバイであるかを示すビッ トを挿入して交換機に 入力させる、 第 1 の系切換方式の機能ブロ ック図で ある。
    [0014] 第 5図において、 交換機の入力側では、 1 0でァ クティ ブ系のスィ ツチに対してはアクティブである ことを、 またスタンバイ系のスィ ッチに対してはス タ ンバイであることを示す A I ビッ トを伝送路から のセルのヘッダに揷入して入力させる。 交換機の出 力側では、 1 1で 2つの A T Mスィ ッチのそれぞれ から出力されるセルの中のヘッダの A I ビッ トを参 照することにより、 A I ビッ トがアクティブである ことを示すセルを選択して伝送路に送出する。
    [0015] この第 1 の切換方式では、 例えば A T Mスィ ツチ と、 セルを選択して伝送路に出力するための選択部 との間に、 A T Mスィ ツチから出力されるセルを蓄 積するための 2つのバッファがそれぞれの A T Mス イ ッチに対応して設けられる。 そしてアクティブ系 とスタ ンバイ系との切換時には、 アクティブであつ た系の A T Mスィ ツチへのセルの入力が停止され、 またスタ ンバイであった系の A T Mスィ ツチの出力 側のバッファにァクティブ表示のセルのみが蓄積さ れる。 そしてアクティブであった系の A T Mスイ ツ チ内のバッファ、 および A T Mスィ ツチの出力側の バッファ内にアクティ ブ表示のセルがなく なった時 点で、 選択部がスタ ンバイであった系のバッファか らの出力を開始することにより、 セルの欠落や重複 等を起こすことな く正確に ATMスィ ツチの切換を 行う ことができる。
    [0016] 第 6図は第 2の系切換方式の原理プロ ック図であ る。 同図は、 A M Tセルに系がアクティ ブであるか スタンバイであるかを示すビッ トを付与することな く、 系の切換を行う第 2の系切換方式の原理ブロ ッ ク図でる。
    [0017] 第 6図において、 2つのセル蓄積手段 1 2 , 1 3 はそれぞれ入力 ATMセルを蓄積するための、 例え ばバッファであり、 2つの A T Mスィ ッチ 1 4 , 1 5への伝送路からの入力側に設けられる。 また系選 択手段 1 6は、 2つの ATMスィ ッチ 1 4 , 1 5か らの出力のいずれかを選択して伝送路に出力するた めのものである。
    [0018] 第 6図において、 系の切換時にはセル蓄積手段 1 2 , 1 3、 例えばバッファからそれぞれ対応する A TMスィ ツチ 1 4 , 1 5へのセルの出力を停止し、 ノ ッファ内に入力 ATMセルを蓄積する。 そして A T Mスィ ツチ内で残留セルがなく なった時にバッフ ァからのセル出力停止を解除すると共に系選択手段 を切換える。 ATMスィ ッチ内に残留セルがな く な つたことは、 例えば第 3図で説明した各入力ハイ ゥ ヱィ と出力ハイ ウェイ との交点に設けられたバッフ ァの全てが空になったことを検出することによって 判定される。 図 面 の 簡単 な 説 明
    [0019] 第 1図は ATMセルの構成を示す図、
    [0020] 第 2図は従来の ATMスィ ツチ二重化系のシステ ム構成図、
    [0021] 第 3図は n X mク ロススィ ッ チの構成例を示すブ π 'ン ク図、
    [0022] 第 4図はク ロススィ ツチが多段接続された二重化 系の従来例を示す図、
    [0023] 第 5図は第 1の切換方式の機能プロ ツク図、 第 6図は第 2の切換方式の原理ブロ ック図、 第 7図はアク テ ィ ブ/スタ ンバイ表示ビ ッ ト揷入 位置の実施例を示す図、
    [0024] 第 8図は ATMスィ ッチ二重化系の第 1の実施例 における入力側伝送路ィ ンターフェイス部の構成を 示すブロ ック図、
    [0025] 第 9図は A CTコ ン トローラ生成情報の実施例を 示す図、
    [0026] 第 1 0図は第 1の実施例における出力倒伝送路ィ ンタ一フヱイ ス部の構成を示すプロ ック図、
    [0027] 第 1 1図はセ レク タ コ ン ト ローラによるセ レク タ 制御を示す図、
    [0028] 第 1 2図は第 1の実施例における系切換時の動作 例のタ イ ムチャー ト、
    [0029] 第 1 3図は ATMスィ ツチ二重化系の第 2の実施 例の構成を示すブロ ック図、 第 1 4図は第 2の実施例における切換動作の説明 図、
    [0030] 第 1 5図は第 2の実施例における系切換処理のタ ィ ムチヤ一 ト、
    [0031] 第 1 6図は第 2の実施例における系切換処理のフ ローチャー ト、
    [0032] 第 1 7図は第 2の実施例における交換システムの 中央処理装置の位置を示す図、
    [0033] 第 1 8図は第 2の実施例における選択部の選択状 態を示す図、
    [0034] 第 1 9図は A T Mスィ ツチ二重化系の第 3の実施 例の構成を示すプロ ック図、
    [0035] 第 2 0図は A T Mスィ ッチ二重化系の第 4 の実施 例の構成を示すプロ ック図である。 発明を実施する た めの最良の形態
    [0036] 添付の図面に従って本発明をより詳細に説明する。 第 7図は、 系がアクティブかスタ ンバイかを示す ために、 A T Mセルのヘッダ部に付与されるァクテ イ ブノスタ ンバイ表示ビッ ト挿入位置の実施例であ る。 同図において、 アクティブ Zスタ ンバイ表示ビ ッ ト としての A C Tフラグは、 交換機内での交換制 御用に一般に交換機への入力時にセルのへッダ部に 付与される T A G情報の空きエリ ア、 例えば 1 ビッ ト目に挿入され、 そのビッ トが 1 であればァクティ ブ、 0であればスタ ンバイを表示する。 TAG情報 には、 例えば第 4図で示したように 3段接続の各ク ロススィ ツチ用の出力ハイ ゥヱイ番号、 および第 4 図には図示しないが複数の伝送路のいずれかにセル を出力するためのデマルチプレクサ用のハイ ウェイ 番号が格納されている。
    [0037] 第 8図は ATMスィ ッチ二重化系の第 1の実施例 におけるセル入力側の伝送路ィ ンターフ イ スの構 成ブロ ック図である。 第 2図と同一のものは、 同一 の符号を付して示す。 図において、 1 6 0は入力側 の伝送路ィ ンターフェイ ス部である。 1 7はセルデ —タを受けてセルのヘッダ内にアクティブ系に入力 させるセルにはアクティブであることを、 スタ ンバ ィ系に入力させるセルにはスタンバイであることを 示すビッ ト （ A I ビッ ト） を揷入する A I ビッ ト揷 入部、 1 8は二重化 ATMスィ ッチ 3 , 4からの情 報を受けて A I ビッ ト揷入部 1 7の動作を制御する A CTコ ン ト ローラである。 これら A I ビッ ト揷入 部 1 7 と A C Tコ ン トローラ 1 8は、 入力側伝送路 イ ンターフェイ ス部 1 6 0に舍まれる。 このよう に 構成された HI路の動作を説明すれば、 以下のとおり である。
    [0038] 二重化システムを構成する ATMスィ ッチ 3 , 4 はアクティ ブ （A CT) 及びスタ ンバイ （ S B Y) のいずれかのモー ドをとり うる。 この ATMスイ ツ チ 3 , 4のモー ド情報は、 A C Tコ ン トローラ 1 8 に与えられる。 A C Tコ ン ト ローラ 1 8は、 これら の情報を受けて第 9図に示すような情報を生成する すなわち、 # 0の ATMスィ ッチ 3が A C T、 # 1の ATMスィ ッチ 4が A C Tの場合には、 前の状 態を保持するような情報を生成し、 # 0の ATMス イ ッチ 3が A C T、 # 1の ATMスィ ッチ 4が S B Yの場合には、 # 0を A C Tに、 # 1を S B Yにす るような情報を生成し、 # 0の ATMスィ ッチ 3が S B Y、 # 1の ATMスィ ッチ 4が A C Tの場合に は、 # 0を S B Yに、 # 1を A C Tにするような情 報を生成し、 # 0の ATMスィ ッチ 3が S B Y、 # 1の ATMスィ ツチ 4が S B Yの場合には、 前の状 態を保持するような情報を生成し、 A I ビッ ト揷入 部 1 7に与える。
    [0039] 例えば、 ATMスィ ッチ # 0、 # 1共に A C T又 は S B Yの場合 （このような状態は系の切換え時に 起こり得る） には、 A I ビッ ト揷入部 1 Ίは両方と も A C Tになる前の状態の A I ビッ トをセルに挿入 する。 例えば、 # 0が A C Tで # 1が S B Yの時に は、 # 0のスィ ッチへのセルに A C T、 # 1のスィ ツチへのセルに S B Yの A I ビッ トをそれぞれ挿入 する。 また、 # 0が A C Tで # 1が S B Yの時には # 0へのセルに A C T、 # 1へのセルに S B Yの A I ビッ トを挿入する。 このようにしてヘッダに A I ビッ トが挿入されたセルデータはそれぞれの A T M スィ ツチ 3 , 4に入り、 同じルー トによるスィ ツチ ング動作が行われる。
    [0040] 第 1 0図は ATMスィ ツチ二重化系の第 1の実施 例におけるセル出力側の伝送路イ ンターフユイ スの 構成ブロ ック図である。 図において、 1 9は# 0セ ルデータを受けるバッファ、 2 0は # 0セルに含ま れる A I ビッ トを参照して A I ビッ トが A C Tの場 合にのみセルデータをバッファ 1 9に書き込むバッ フ ァ コ ン ト ローラ、 2 1は # 1セルデータを受ける ノ ッファ、 2 2は # 1セルに舍まれる A I ビッ トを 参照して A I ビッ トが A C Tの場合にのみセルデー タをバッファ 2 1に書き込むバッファ コ ン ト ローラ である。
    [0041] 2 3は # 0ノ ッファ 1 9及び # 1ノ ッファ 2 1の 出力のうちいずれか一方をセレク ト して出力するセ レクタ、 2 4は # 0ノ ッファ コ ン トローラ 2 0及び # 1ノ ツファ コ ン ト ローラ 2 2からの出力情報 （バ ッファ 1 9 , 2 1内にデータがあるかどうかのモニ タ情報） を受けてセレクタ 2 3のセレク ト制御を行 うセ レク タコ ン トローラである。 このように構成さ れた回路の動作を説明すれば、 以下のとおりである,
    [0042] # 0系、 # 1系のバッファ コ ン ト ローラ 2 0 , 2 2はそれぞれのセルデータを受けてヘッダに揷入さ れている A I ビッ トを参照し、 A I ビッ トが A C T の時にのみ送られてきたセルデータをそれぞれのバ ッファ 1 9 , 2 1に書き込む。 また、 各バ 'ン フア コ ン トローラ 2 0 , 2 2はそれぞれのバッファ 1 9 , 2 1の状態をモニタ しており、 バ ッ フ 7 1 9 , 2 1 内にデータがあるか、 それともデータがない （空き である） かの情報をセレクタコ ン トローラ 2 4に送 る。 セレクタコ ン ト ローラ 2 4は、 各系からのノ ッ ファ 1 9 , 2 1の状態に関する情報を受けて、 第 1 1図に示すようにセレクタ 2 3を制御する。
    [0043] つまり、 ノ ッファ # 0 , # 1共に空き、 又はデー タありの場合には、 セ レクタ 2 3の前の状態のまま 維持させる。 例えばバッファ # 0がセ レク トされて いた場合には、 そのままバッファ # 0のセレク ト状 態を維持させる。 一方、 バッファ # 0 , # 1のいず れか一方がデータがありの場合には、 データありの ノ ッファをセレク トさせる。
    [0044] 次に、 系の切換え時の動作について説明する。 系 の切換え時、 入力側では両系の A C T/S B Yが安 定した後、 すなわち第 1 2図 (b)で # 0が S B Yにな つた後、 第 1 2図 (c)で # 1が A C Tになつた後に、 新し く A C Tとなった系に対してのみ、 セルのへッ ダに A C Tの A I ビッ トを挿入する。 一方、 出力側 ではバッ ファ 1 9 , 2 1に A I ビッ トが A C Tのも ののみが書き込まれる。 このため、 二重化系の内部 状態の違いにより、 A I ビッ トが A C Tのものと S B Yのものが混在して流れて く るが、 新しい S B Y 系ではそのうち A I ビッ トが全て S B Yとなり、 ノ ッファ は空となる。
    [0045] 逆に、 新しい A C T系側は A I ビッ トが S B Yと A CTのものが混在するが、 そのうち全て A C Tと なり、 新しい S B Y系側のバッファが空となるとセ レクタコ ン ト ローラ 2 4の制御により、 ノ ッ フ ァ 1 9又は 2 1からのデータが読み出される。
    [0046] 第 1 2図は系切換え時の動作を示すタイムチヤ一 トである。 （a)に示すようにデータが入力されるもの とする （図中、 空白部分はデータの空きを示す） 。 ここで、 # 0系と # 1系の A C TZS B Yが (), (c) に示すように設定されているものとする。 A I ビッ トは (b), (c)に示す A C T/ S B Y状態に応じてセル のヘッダに挿入される。 この結果、 # 0データと # 1データの AC T, S B Y状態は図中 (d), (e)に示す ようなものとなる。 ここで、 データ Qに示す Aが A C Tを、 Sが S B Yを示している。
    [0047] 最初の状態は、 # 0系が AC T (以下 Aと示す） 、 # 1系が S B Y (以下 Sと示す） であるため、 # 0 系のデータはこの間は Aとなり、 # 1系のデータは Sとなる。 系の切換え時点 （データ Q n + 5の時点） では、 前の状態を保持するため、 # 0系が A CT、 # 1系が S B Yとなる。
    [0048] 次に、 出力側の動作について説明する。 二重化 A T Mスィ ツチでの処理において、 内部状態の違いに より # 0データは (f)に示すように 6 セル分遅れ、 # 1 データは^に示すように 3 セル分遅れて到達して いる。
    [0049] ここで、 簡単な処理として (f) , (S)に示す到達デー タを A I ビッ トに関係なく # 0 , # 1 の A C T情報 でセ レク トすると、 その結果は (h)に示すようなもの となる。 図より明らかなように、 データ Q n 十 2 , Q n + 3が欠落する。 そこで、 出力側の伝送路ィ ン タ一フヱイ ス部で、 第 1 0図に示すようなバッファ の構成を用いると、 A I ビッ トに従って（i)、 U)に示 すように A I ビッ トが A C Tのもののみ、 ノ ッファ に書き込まれる。
    [0050] 例えば、 # 0バッファ 1 9 は (i)に示すよう に A C Tのデータのみを書き込む。 一方、 # 1 バッファ 2 1 も（j)に示すように A C Tのデータのみを書き込む β # 1 ノ ッファについては、 最初の A C Τとなるデ一 夕が Q n + 6以降であるので、 Q n + 6以降のデー タが書き込まれる。 このようにして書き込まれたバ ッファからのデータの読み出しは、 セレクタコ ン ト ローラ 2 4で行われ、 # 0 ノ ッファ 1 9が空になる までは # 1 バッファ 2 1 のデータは読み出されない。 すなわち、 セ レクタコ ン ト ローラ 2 4 は # 0 ノ ツフ 7 1 9の内容が空になるまで、 つまり最後のデータ Q n十 5 のデータが読み出されるまでは # 0バッフ ァ 1 9をセレク トする。 なお、 ここで A TMスイ ツ チすなわち n X mク ロススィ ツチ内の各交点のバ .ン ファのアクティブセルがな く なつてから、 # 1 のバ ッファから出力が行われるものとする。
    [0051] この結果、 セレクタ 2 3からは (k)に示すようにデ
    [0052] —タ Q n + 5 までは # 0バッファ 1 9の内容が出力 される。 そして、 # 0バッファ 1 9の内容が空にな つて初めてセレクタコ ン ト ローラ 2 4 は # 1 ノ ッ フ ァ 2 1側にセレクタ 2 3を切換え、 セレクタ 2 3の 出力は # 1ノ ッファ 2 1 の内容 Q n + 6 , Q n + 7 となる。 このようにして、 に示すように、 連続し たデータが、 系の切換え時にデータセルの欠落や重 複なく読み出されることになる。
    [0053] 第 1 3図は ATMスィ ッチ二重化系の第の 2実施 例の構成ブロ ック図である。 同図において、 系は入 力伝送路から入力される ATMセルのヘッダ部に、 二重化系のうちァクティブ系に入力させるセルには アクティ ブを示す A C Tフラグを、 またスタ ンバイ 系の ATMスィ ツチに入力させるセルに対してはス タ ンバイを示す A C Tフ ラグを設定する A C T印付 与部 2 5、 後述するように、 例えば伝送路上と A T Mスィ ツチ内でのセル転送速度の差を調整するため の多重部 2 6、 スィ ッ チ部 2 7、 多重部 2 6 と同様 にセル転送速度を調整するための分離部 2 8、 およ び二重化された A T N1スィ ツ チのいずれかからの出 力を選択する選択部 2 9から成っている。
    [0054] 入力伝送路から入力された A T Mセルに対して、 A C T印付与部 2 5によって A C Tフラグが付与さ れるが、 その内容はスィ ッチ部 2 7の中でァクティ ブ系側のスィ ッチに入力されるセルにはフラグを立 てて 1 とし、 スタ ンバイ系のスィ ッチに入力させる セルにはフラグを立てず 0 とする。 それぞれの系の A T Mスィ ツチを通過したセルに対してセル内の A C Tフラグの内容がチヱ ックされ、 A C Tフラグが 立っているセルのみが分離部 2 8、 および選択部 2 9を介して出力伝送路に出力される。 これによつて 系切換時のセルの重複や脱落が防止される。
    [0055] 第 1 3図において、 スィ ツチ部 2 7から出力され たセルを流れてきた順序でそのまま出力すると、 ス ィ ツチ内のバッファの状況が異なるために系の切換 時にセルの追い越し等が発生する。 このため系切換 時には旧ァクティブ系へのセルの入力を一旦停止し、 旧アクティブ系を全てのアクティブ表示セルが通り 抜けてスィ ツチのバッファおよび分離部 2 8内のバ ッファが空になるまで選択部 2 9 は旧アクティ ブ系 からのセルを出力する。 その間は、 新アクティ ブ系 側の分離部 2 8内のバッ ファにアクティブ表示セル が蓄積される。 旧アクティブ系側の全てのバッファ が空になった時点で選択部 2 9の切換が行われ、 選 択部 2 9 は新ァクティブ系の分離部 2 8内のバッフ ァからの読み出しを開始する。 そして入力伝送路か らの A T Mセルの旧ァクティブ系側への入力を再開 する。
    [0056] 第 1 3図において、 A C Tフラグ付与は一重化部 の A C T印付与部 2 5によって行われる。 このフラ グを二重化部で付与すると、 フラグ付与回路に障害 が発生した場合にセルの重複や脱落が発生する可能 性がある。 系切換時には両系のスィ ツチにァクティ ブ表示セルが流れることがあり、 両系のアクティブ セルの内容までチェ ックする必要があり、 障害確認 が困難となる。 一重化部でフラグを付与すると、 フ ラグ付与面路の障害が発生した場合に系切換が不可 能となるが、 その障害は次の二重化部で確認するこ とができる。 従って A C Tフラグは一重化部で付与 され、 二重化部では付与された A C Tフラグのチェ ックが実行される。
    [0057] 第 1 3図において、 アクティブ表示セルの選択は- 例えば T A G情報によるセルの選択部によっても実 行する ことができる。 スタ ンバイ セルをそこで廃棄 することができる。 両系のセゾレの速度調整用の分離 部 2 8内のバッファにはアクティブ表示セルのみが 入力される。 速度調整用のこのバッファはセルの追 い越し防止用のバッファ と共用され、 二重化部内に 設けられる。
    [0058] 第 1 4図は第 2の実施例における系切換時の動作 の説明図である。 第 1 3図の第 2の実施例において 上側の系をアクティブからスタ ンバイ に、 下側の系 をスタンバイからアクティブに切換える場合の動作 を説明する。 まず第 1 4図 (a)において、 旧ァクティ ブ系と しての上側の系への A T Mセルの入力が停止 され、 A C T印付与部 2 5によって A C Tフラグが 入力セルに立てられて下側の系に入力される。 これ によって黒四角印のァクティブ表示セルが下側の系 に入力され、 また下側の系に対する分離部 2 8内の バッファがリセッ トされ、 そのバッファ はァクティ ブ表示セルのみを蓄積する状態になる。
    [0059] 第 1 4図 (b)、 および (c)は系切換中の動作を示して いる。 第 1 4図 (b)においては、 旧アクティブ系の上 側の系の分離部 2 8内のバッファにまだアクティ ブ 表示セルが残っており、 また選択部 2 9 は旧ァクテ イブ系からのセルを伝送路に出力している。 第 1 4 図 (c)では上側の系のアクティブセルはな く なり、 下 側の新アクティブ系の分離部 2 8内のバッ ファ にァ クティブ表示セルが蓄積されている。
    [0060] 第 1 4図 (d)では、 新ァクティ ブ系の分離部 2 8内 のバッファからの A T Mセル出力が行われ、 セルは 選択部 2 9を介して出力伝送路に出力される。 同時 に旧アクティブ系、 すなわちスタンバイ系に A C T フラグの立たない A T Mセルの入力が再開される。 系切換後スタ ンバイ系側にもセルを入力させる理由 は、 系切換時に両系のセルの混み具合を同じにする ためと、 スタ ンバイ時にスタ ンバイ系のルー トのチ エ ックを可能とするためである。 なお、 第 1 4図に おいて多重化部 2 6 は一重化部からの低速信号を複 数本束ねてスィ ツチ部 2 7へ送る役割を果たし、 ま た分離部 2 8 は逆にスィ ツチ部からの高速信号を一 重化部への低速信号に変換する役割を果たすもので ある。
    [0061] 第 1 5図は第 2の実施例における系切換処理のタ ィ ムチャー トである。 まず交換システムの中央処理 装置 （ C P U ) からの系切換指示が入力されると、 A C T印付与部による A C Tフラグの付与切換、 旧 アクティブ系へのセルの入力停止、 新アクティブ系 の分離部内のバ 'ンファのリセッ トが行われ、 そのバ ソファへのアクティブ表示セルのみの蓄積が開始さ れる。 その後旧アクティブ系のバッファが空になつ たか否かが監視され、 空になった後に選択部の切換 が行われる。
    [0062] 第 1 6図は第 2の実施例における系切換処理のフ ローチャー トである。 同図において、 ステップ （ S ) 3 0において C P Uからの系切換指示の有無が監視 され、 指示があると S 3 1で A C Tフラグ付与の切 換、 旧アクティブ系へのセル入力停止、 新ァクティ ブ系の分離部内のバッファ リセッ トが行われ、 新ァ クティブ系のバッファへのアクティブセルの蓄積が 開始される。 そして S 3 2で旧アクティブ系のバッ ファが空になつたか否かが監視され、 空になると S 3 3で選択部が切換えられ、 旧アクティブ系へのセ ル入力停止が解除され、 また新アクティブ系の分離 部内のアクティ ブセルの蓄積か解除され、 S 3 4で 系切換が完了する。
    [0063] 第 1 7図は第 2の実施例における交換システムの 中央処理装置 （ C P U ) の位置を示す。 C P U 3 5 は、 図に示すように 0系側 （上側） ァクティブ信号、 および 1系側 （下側） アクティブ信号を、 それぞれ 二重化部を経由して一重系部へ送出する。
    [0064] 第 1 8図は C P U 3 5からのアクティブ信号に対 応した選択部の選択状態である。 同図において 0系 と 1系の両方がアクティブ、 または両方がスタ ンバ ィの時には変化前の選択状態が保持され、 いずれか がアクティブ、 他方がスタンバイの時にはァクティ ブ側の系からの A TMセルの選択とその出力が行わ れる。
    [0065] 第 1 3図から第 1 6図において、 旧アクティ ブ系 側の A TMスィ ツチ内部のバッファ と分離部 2 8内 のバッファが全て空になつた時点で選択部 2 9 の切 換を行う ことを説明したが、 これらの各バッファ は どこまでセルが詰まっているかをライ トノリ 一 ドカ ゥ ンタのカウ ンタ値から算出し、 ノ ッ ファ使用量が 0の時バッファを空と判断する。 バッファ空の条件 は各段のスィ ツチ毎に検出され、 その情報は次の段 のスィ ツチへハイ ゥヱイ情報と同様に伝達される。 次の段のスィ ツチは自スィ ツチ内のバッファの空の 条件と前段のバッファ空条件のアン ドを取り、 前段 および自分の段内のバッファが空であれば同様に次 の段の空情報を通知する。 分離部 2 8 はハイ ウェイ 情報と一緒に受け取った空情報と分離部 2 8内のバ ッファの空条件とのアン ドを取り、 全てのバッファ が空であれば系切換のための動作を行う。
    [0066] 第 1 9図は A T Mスィ ッチ二重化系の第 3の実施 例の構成ブロ ック図である。 同図において、 バッフ ァ 4 0， 4 1がそれぞれ A T Mスィ ッチ （ n X mク ロススィ ッチ） 4 2 , 4 3 の前に設けられる。 また ノ ツファ 4 0 と A T Mスィ ッチ 4 2 、 ノ ッファ 4 1 と A T Mスィ ツチ 4 3の間にはそれぞれスィ ツチ 4 4 , 4 5が設けられ、 A T Mスィ ツチ 4 2および 4 3の出力のいずれかが系選択部 4 6により選択され て、 伝送路に出力される。
    [0067] 第 1 9図において、 ノ ッファ 4 0 , 4 1 は A T M スィ ッチ 4 2 , 4 3の内部と同等の深さを持ってお り、 セルは通常の状態ではバッファに蓄積されるこ となく そのままク ロススィ ッチに入力されるが、 系 切換を行う場合にはスィ ッチ 4 4 , 4 5を開く こと によりノ ッファ 4 0 ， 1 からのセルの出力は停止 され、 入力 A T Mセルはそれぞれバッファ 4 0およ び 4 1 に蓄積される。 一方ク ロススィ ツチの内部で はセルの移動が繞行され、 やがてク ロススィ ツチ内 の残留セルは空となる。 その時点で系選択部 4 6を 切換えて系の切換を行い、 スィ ッチ 4 4 , 4 5を閉 じてバッファ 4 0 , 4 1からのセル出力停止を解除 することによって、 セルの脱落、 重複、 追い越しを 防ぎながら系の切換を実行することができる。
    [0068] 第 2 0図は A T Mスィ ッチ二重化系の第 4の実施 例の構成ブロ ック図である。 同図において、 二重化 された各系の内部にク ロススィ ッチが複数段、 ここ では 3段設けられ、 ク ロススィ ッチの前にはバッフ ァがク ロススィ ツチの段数分だけ直列接続される。 これはクロススィ ツチ側でのバッファの深さが 3倍 となるために、 バッファを直列に 3段接続して用い るものである。 この実施例の動作は第 1 9図の第 3 の実施例と同様である。 産業上 の 利用 可能性
    [0069] 以上説明したように、 本発明の系切換方式は A T Mスィ ツチが二重化された交換システムに有効であ る。 また A T M交換機に限らず、 一般的なバッケ ッ ト交換機にも当然適用可能である。
    权利要求:
    Claims 雲青 求 の 範 面
    1. ATMスィ ッチが二重化された交換システム において、
    該交換システムの入力側ではアクティブ系の A T
    Mスィ ッチに対してはアクティブであることを、 ま たスタ ンバイ系の ATMスィ ツチに対してはスタ ン バイであることを示す A I ビッ トを、 伝送路からの セルのへッダに揷入して入力させ、
    出力側では該 2つの ATMスィ ッチのそれぞれか ら出力されるセルのヘッダの A I ビッ トを参照して、 該 A I ビッ トがアクティブであることを示すセルを 選択して伝送路に送出することを特徴とする ATM スィ ツチ二重化系の切換方式。
    2. 請求項 1において、
    前記交換システムの入力側と伝送路との間に設け られる入力側伝送路ィ ンターフェイ ス部が、
    該伝送路から入力されるセルのヘッダに、 前記 2 つの ATMスィ ツチのう ちでアクティ ブのスィ ツチ に対しては該アクティブであることを示す A I ビッ トを、 スタ ンバイ のスィ ツチに対しては該スタ ンバ ィであることを示す A I ビッ トを付加してそれぞれ のスイ ツチにセルを送出する A I ビッ ト揷入部と、 該 2つの ATMスィ ツチからのアクティブノスタ ンバイを示す信号を受けて、 該 A I ビッ ト挿入部に A I ビッ ト生成のための生成情報を出力する A C T コ ン ト ローラを備えたことを特徴とする A T Mスィ ッチ二重化系の切換方式。
    3 . 請求項 2 において、
    前記 A C Tコ ン ト ローラの出力する生成情報が、 前記 2つの A T Mスィ ツチが共にアクティ ブまたは 共にスタ ンバイ の時には該出力以前の状態を保持す る こ とを指示し、 該 2つの A T Mスィ ツチのいずれ かがァクティブ、 他がスタンバイの時には該状態に 対応する A I ビッ ト生成を指示することを特徴とす る A T Mスィ ツチ二重化系の切換方式。
    4 . 請求項 1 において、
    前記交換システムの出力側で伝送路との間に設け られる出力側伝送路ィ ンターフ ユ イ ス部が、
    前記 2つの A T Mスィ ッチのそれぞれから出力さ れ、 アクティブを示す A I ビッ トが挿入された A T Mセルを蓄積するための 2つのバッファ と、
    該 2 つのバッファへのセル入力を制御し、 対応す るバツファ内のデータ有ノ無状態をモニタする 2つ のノ ッ フ ァ コ ン ト ローラと、
    該 2つのバッファからの出力いずれかを選択して 伝送路に出力するセ レクタ と、
    該 2 つのバッファ コ ン ト ローラのモニタ出力に応 じて、 該セ レクタからのセル出力を制御するセ レク タコ ン トローラとを備えたことを特徴とする A T M スィ ッチ二重化系の切換方式。
    5 . 請求項 4 において、
    前記セレクタから伝送路へのセル出力時において、 前記セレクタコ ン ト ローラが前記 2つのバッファが 共に空き、 または共にデータ有りの状態の時には該 出力以前のセル出力状態を維持させ、 該 2つのバッ ファのいずれかが空き、 他がデータ有りの時にはデ
    —タ有りのバッファからのセルを選択して出力させ るように該セ レクタを制御することを特徴とする A T Mスィ ツチ二重化系の切換方式。
    6 . 請求項 1 において、
    前記 A T Mスィ ツチが二重化された交換システム の入力側に、 アクティブ系のスィ ツチに対しては該 アクティブであることを、 スタンバイ系のスィ ツチ に対しては該スタ ンバイであることを示すビッ トを セルのヘッダに付与して A T Mスィ ツチ側に出力す る A C T印付与部と、
    該 2つの A T Mスィ ツチの出力側に、 該スィ ツチ のそれぞれから出力され、 アクティブを示すビッ ト が付与された A T Mセルを蓄積するための 2つのバ ッファ と、 該 2つのバッファからの出力のいずれか を選択して伝送路に出力する選択部とを備えたこと を特徴とする A T Mスィ ツチ二重化系の切換方式。
    7 . 請求項 6 において、
    前記交換システムの出力側に備えられる選択部が. 前記 2つのバッファからの出力の選択時に、 前記 2 つの A T Mスィ 'ンチが共にアクティブ、 または共に スタ ンバイの時には該選択時以前の選択状態を維持 し、
    該 2つの ATMスィ ッチのいずれかがアクティブ. 他がスタ ンバイ の時には該アクティブである A T M スィ ツチ側のバッファからの出力を選択することを 特徴とする ATMスィ ツチ二重化系の切換方式。
    8. 請求項 6において、
    前記交換システムの中央処理装置 （ C P U) から の系切換指示に応じて、 前記 A C T印付与部による アクティ ブ Zスタ ンバイ表示ビッ ト付与を切換え、 旧アクティブ系の ATMスィ ッチへのセル入力を 停止し、 新アクティブ系の ATMスィ ツチの出力側 のバッファをリセッ ト した後に該バッファにァクテ イブ表示セルのみを蓄積して、 旧アクティ ブ系のバ ッファが空になるのを待ち、
    該バッファが空になつた時に前記選択部の切換を 行い、 旧アクティブ系の ATMスィ ツチへのセル入 力を再開して、 系切換を完了することを特徴とする
    ATMスィ ツチ二重化系の切換方式。
    9. 請求項 1、 または 6において、
    前記 A I ビッ ト、 またはァクティ ブノスタ ンバイ 表示ビッ トとして、 アクティブの時に 1、 スタ ンバ ィの時に 0を、 ATMスィ ッチ内でのセルの交換制 御用の TAG情報の空きェリァに揷入することを特 徴とする ATMスィ ツチ二重化系の切換方式。
    10. ATMスィ ッチが二重化された交換システム において、
    2つの ATMスィ ツチへの伝送路からの入力側に. それぞれ入力 ATMセルを蓄積するための 2つのセ ル蓄積手段と、
    該 2つの ATMスィ ツチの出力側に、 該 2つのス ィ ツチからの出力のいずれかを選択して伝送路に出 力する系選択手段とを備え、
    系切換時に、 前記 2つのセル蓄積手段からそれぞ れの ATMスィ ツチへのセルの出力を停止して該セ ル蓄積手段内に入力 ATMセルを蓄積し、 該 ATM スィ ツチ内の残留セルがなくなった時に該セル出力 停止を解除すると共に系選択手段の切換を行う こと を特徴とする ATMスィ ツチ二重化系の切換方式。
    类似技术:
    公开号 | 公开日 | 专利标题
    CA2224753C|2002-09-17|An atm switch queuing system
    JP3104429B2|2000-10-30|コピー機能を有する共通バッファ形ａｔｍスイッチ及びそのコピー方法
    JP2578704B2|1997-02-05|リング伝送網のループバック方法およびリング伝送装置
    EP0468498B1|1998-09-30|Routing system capable of effectively processing routing information
    US4926416A|1990-05-15|Method and facilities for hybrid packet switching
    EP0300061B1|2001-05-23|Self-routing switching system
    JP2898762B2|1999-06-02|正確なセルシーケンスの回復方法およびその出力装置
    CA2010393C|1996-05-28|Communication switching system
    AU710694B2|1999-09-30|An ATM switch
    EP0809381B1|2004-11-24|ATM switching system
    EP0770297B1|1999-12-01|Atm switch in dual switch plane operation
    US6785290B1|2004-08-31|Line interface integrated circuit and packet switch
    EP0584398B1|1998-01-07|Verfahren und Schaltungsanordnung zum Übertragen von Nachrichtenzellen innerhalb eines ATM-Netzes
    AU675302B2|1997-01-30|Output-buffer switch for asynchronous transfer mode
    US5084867A|1992-01-28|Routing method and routing system for switching system having a plurality of paths
    DE69530641T2|2004-03-04|Verkehrssteuerungssystem mit verteilter Rate-Berechnung und verbindungsgestützter Flusssteuerung
    US5757768A|1998-05-26|VT path misconnection avoidance method in the event of SONET failures without causing uncleared AU squelch
    JP2535093B2|1996-09-18|通信切替素子
    US6850485B2|2005-02-01|Packet handler
    EP0412343B1|1996-02-21|Koppelnetz und Koppelnetzmodul für ein ATM-System
    US5257311A|1993-10-26|System for monitoring ATM cross-connecting apparatus by inside-apparatus monitoring cell
    US6792002B2|2004-09-14|Packet transfer system
    US5550805A|1996-08-27|Failure restoration method in a mesh network
    US6411599B1|2002-06-25|Fault tolerant switching architecture
    JP2686872B2|1997-12-08|ディジタル情報信号ルーチングのための共通メモリスイッチ及びスイッチング方法
    同族专利:
    公开号 | 公开日
    EP0455827A1|1991-11-13|
    EP0455827B1|1997-01-29|
    CA2045460A1|1991-05-30|
    DE69029854D1|1997-03-13|
    CA2045460C|1996-06-11|
    EP0455827A4|1992-10-21|
    US5274633A|1993-12-28|
    DE69029854T2|1997-06-05|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS63232659A|1987-03-20|1988-09-28|Fujitsu Ltd|Data processing system for duplicated transmission processor|
    JPH10292936A|1997-04-18|1998-11-04|Sanyo Electric Co Ltd|空気調和システム|JP2013110469A|2011-11-17|2013-06-06|Sumitomo Electric Ind Ltd|ネットワーク受信装置および受信方法|
    US8625585B2|2010-03-09|2014-01-07|Fujitsu Limited|Switch apparatus|US4228535A|1979-02-26|1980-10-14|Rockwell International Corporation|Dual TDM switching apparatus|
    JPS6027256A|1983-07-25|1985-02-12|Hitachi Ltd|Switching system of packet switchboard|
    DE3742748A1|1987-12-17|1989-07-06|Philips Patentverwaltung|Koppelfeld und koppelfeldsteuerung fuer einen vermittlungsknoten eines breitband-vermittlungssystems|
    JP2685494B2|1988-05-20|1997-12-03|株式会社日立製作所|２重化パケツト交換機|
    US5072440A|1989-03-01|1991-12-10|Fujitsu Limited|Self-routing switching system having dual self-routing switch module network structure|JPH04334234A|1991-05-10|1992-11-20|Nec Corp|Multiprocessing type atm cell error correcting circuit|
    JP3069389B2|1991-05-27|2000-07-24|富士通株式会社|Ａｔｍセル誤り処理システム|
    EP0539709A1|1991-09-18|1993-05-05|FUJIREBIO Inc.|3,5-Dihydroxyheptanoic acid derivatives and lactones thereof as HMG-CoA reductase inhibitors|
    EP0557910B1|1992-02-24|1999-12-29|Mitsubishi Denki Kabushiki Kaisha|Cell exchanging apparatus|
    JP2671699B2|1991-11-15|1997-10-29|三菱電機株式会社|セル交換装置|
    US5390163A|1992-09-09|1995-02-14|Nec Corporation|Data exchange capable of minimizing loss of a data block|
    CA2110864C|1992-12-08|1999-10-05|Chikashi Itoh|Line accommodation circuit capable of switching from an active system to a standby system without a loss of a communication information signal|
    FI93289C|1993-03-16|1995-03-10|Nokia Telecommunications Oy|Menetelmä ehdollisten kytkentöjen ohjaamiseksi synkronisessa digitaalisessa tietoliikennejärjestelmässä|
    JP2906371B2|1993-09-20|1999-06-21|富士通株式会社|系の切替え方式|
    US5436886A|1994-07-14|1995-07-25|Northern Telecom Limited|ATM switch in dual switch plane operation|
    GB9507454D0|1995-04-11|1995-05-31|Gen Datacomm Adv Res|Data network switch with fault tolerance|
    JP2790112B2|1996-02-16|1998-08-27|日本電気株式会社|遅延優先制御バッファの無瞬断切替装置及び切替方法|
    JP3473262B2|1996-04-05|2003-12-02|株式会社日立製作所|パケット通信装置|
    KR0175742B1|1996-10-05|1999-05-15|한국전자통신연구원|이중화 시스템에서 동작 분리 고속 데이타 전송장치|
    AU5595798A|1996-12-12|1998-07-03|Cascade Communications Corporation|Switch fabric switchover in an atm network switch|
    US6167053A|1997-01-31|2000-12-26|Kabushiki Kaisha Toshiba|Exchange system|
    JP2901578B2|1997-06-27|1999-06-07|日本電気株式会社|Ａｔｍリンク切換方式|
    US6040866A|1997-08-19|2000-03-21|Chen; Meng-Chang|Transmission of variable-bit-rate information data on constant-bit-rate channel|
    US6246681B1|1997-12-19|2001-06-12|Alcatel Usa Sourcing, L.P.|System and method for plane selection|
    US5923681A|1998-02-24|1999-07-13|Tektronix, Inc.|Parallel synchronous header correction machine for ATM|
    FI106422B|1998-03-06|2001-01-31|Nokia Networks Oy|Varmennettu kytkentäjärjestely|
    SE516103C2|1998-07-08|2001-11-19|Ericsson Telefon Ab L M|Förfarande och anordning i ett paketförmedlingsnät|
    JP2001053753A|1999-08-09|2001-02-23|Fujitsu Ltd|Ａｔｍネットワークにおける現用／予備回線の切替え方法及びこれを使用するａｔｍ交換機|
    KR20010028491A|1999-09-21|2001-04-06|서평원|에이 티 엠 교환 시스템의 이중화 제어장치 및 방법|
    US6667954B1|2000-02-10|2003-12-23|Tellabs Operations, Inc.|Methods and apparatus for selecting the better cell from redundant streams within a cell-oriented environment|
    JP3501102B2|2000-05-24|2004-03-02|日本電気株式会社|交換機の系切り替えシステム及び系切り替え方法|
    JP3908483B2|2001-06-28|2007-04-25|富士通株式会社|通信装置|
    US7313089B2|2001-12-21|2007-12-25|Agere Systems Inc.|Method and apparatus for switching between active and standby switch fabrics with no loss of data|
    法律状态:
    1991-06-13| AK| Designated states|Kind code of ref document: A1 Designated state(s): CA JP US |
    1991-06-13| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): AT BE CH DE DK ES FR GB GR IT LU NL SE |
    1991-07-29| WWE| Wipo information: entry into national phase|Ref document number: 2045460 Country of ref document: CA Ref document number: 1990917540 Country of ref document: EP |
    1991-11-13| WWP| Wipo information: published in national office|Ref document number: 1990917540 Country of ref document: EP |
    1997-01-29| WWG| Wipo information: grant in national office|Ref document number: 1990917540 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP1/310075||1989-11-29||
    JP31007589||1989-11-29||EP90917540A| EP0455827B1|1989-11-29|1990-11-29|Changing over method for doubled atm switch system|
    DE1990629854| DE69029854T2|1989-11-29|1990-11-29|Umschaltverfahren für verdoppeltes atm-vermittlungssystem|
    [返回顶部]